请问用CPLD如何产生MCU可控制的时间延迟逻辑

请问用CPLD如何产生MCU可控制的时间延迟逻辑

我需要用VHDL来给CPLD(XC95144)做一个MCU可控制的时间延迟逻辑
比如说,MCU的A0~A7给出时间值(1000 0001) -- 129, 另外有一个40HZ的1us宽的方波
信号,需要XC95144在129*10us的延迟后产生一个1us的方波, 当A0~A7改变时,延迟跟着改变.
不好意思,问题太菜了,先谢谢了!

发表时间:2004年7月26日0:38:45

回复该帖

本主题共有 2 帖，分页：>>>>>该主题的所有内容[2]条

59116.[详细]能不能将你的问题描述得更清楚一些，如A[0..7]上的数据在什么状态下才认为是延时值（即触发信号是..
摘要:能不能将你的问题描述得更清楚一些，如A[0..7]上的数据在什么状态下才认为是延时值（即触发信号是什么），难道它不是复用线吗？ ......(121字)
－ [dali_ly][973次] 2004年7月27日