导航:
* 4477: 硬件:老古：在您的epm7128管脚图中定义了两个CLK信号，我有点怀疑，是不是一个为CLK,一个为ALE信号？请指点.
explore
explore发表的帖子
硬件:老古：在您的epm7128管脚图中定义了两个CLK信号，我有点怀疑，是不是一个为CLK,一个为ALE信号？请指点.
发表时间:2002年1月8日11:18:00
回复该帖
本主题共有 6 帖，分页：>>>>>该主题的所有内容[6]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
4487.[详细]一个是时钟，一个是普通的i/o。clk信号端是可以接普通i/o的。摘要:......(无内容)
－ [老古][1081次] 2002年1月8日
4492.[详细]但是在您的epm7128管脚接法中，第21脚和第83都定义成CLK信号，并没有当做普通I/O用啊，..摘要:......(无内容)
－ [explore][1567次] 2002年1月8日
4496.[详细]一个是输入时钟，22。1184Mhz，clk是输出时钟，给pci总线用的。..摘要:......(无内容)
－ [老古][1146次] 2002年1月8日