如果clr p0.0，又把p0.0脚接高电平，会不会短路？

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→如果clr p0.0，又把p0.0脚接高电平，会不会短路？

* 24850: 如果clr p0.0，又把p0.0脚接高电平，会不会短路？

greenland
greenland发表的帖子

如果clr p0.0，又把p0.0脚接高电平，会不会短路？
如题所述。
同理，如果setb p0.0，又把p0.0脚接地，会不会短路？
如果不会，能不能再说说为什么。

该问题同样适用于其他所有i/o脚。

谢谢

发表时间:2003年4月13日21:13:18

回复该帖

本主题共有 6 帖，分页：>>>>>该主题的所有内容[6]条

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

24852.[详细]因为内部有阻抗，所以不能称为短路。
摘要:......(无内容)
－ [红心J][1282次] 2003年4月13日

24861.[详细]你搞的很特别哟！
摘要:......(无内容)
－ [langren0468][1012次] 2003年4月13日

24938.[详细]如果I/Opin直接连接VCC，又clr这个I/O，那么。。。。。
摘要:通过这个I/Opin的电流可能足以烧断pin的引脚！所以实际设计时很少这么干的。上拉电阻有时是必须的，这不同于你的用法。......(111字)
－ [Kuang-chingTsui][1085次] 2003年4月14日